

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): AKAMATSU et al.

Atty. Dkt.: 01-065-DIV

Serial No.: 10/657,081

Group Art Unit: 2811

Filed: September 9, 2003

Examiner: VU, HUNG K

Title: ELECTRICAL WIRING OF

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR

DEVICE

Commissioner for Patents and Trademarks U.S. Patent and Trademark Office 220 20th Street, South Customer Window, Mail Stop Amendment Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

DECLARATION UNDER 37 C.F.R §1.131

Sir:

In compliance with 37 C.F.R. §1.131, the purpose of this Declaration is to establish completion of the claimed invention of the above-referenced patent application (hereinafter "the Subject Application") in Japan, a WTO (World Trade Organization) member country, prior to June 28, 1999, the effective date under 35 U.S.C. §102(e), of U.S. Patent No. 6,099,701 (hereinafter "the '701 Patent"). The '701 Patent was cited by the Examiner in an Office Action dated August 25, 2004 for the Subject Application.

-

.-

Serial No. 10/657,081 Rule 131 Declaration

We, the undersigned, do hereby depose and say:

- 1. That we are the named inventors for the claimed subject matter of the Subject
 Application, and that each of us is currently employed by Denso, Inc., (hereinafter "Denso") the
 Assignee of the Subject Application.
- 2. That prior to the effective date of the '701 Patent, we had conceived of and conceptualized the method of manufacturing electrical wiring of a semiconductor device disclosed and claimed in the Subject Application.
- 3. That the attached copy of Denso engineering records (attached as Exhibit A to this Declaration), which we attest bears a date prior to June 28, 1999, the effective date of the '701 Patent, is known to us to be a true copy which, based on information and belief, evidences such conception prior to the above-noted effective date of the '701 Patent. Translated portions of the engineering records relating to the claimed subject matter of the present invention are attached as Exhibit B.

2

Serial No. 10/657,081 Rule 131 Declaration

4. We hereby declare that all statements made herein of our own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the Subject Application or any patent which issues thereon.

Hazuo.	Akamastu
· · · · · · · · · · · · · · · · · · ·	

Kazuo Akamatsu

Engineer, DENSO CORPORATION

poshihiko Deobe

Dated: October 21, 2004

Dated: October 18, 2004

Yoshihiko Isobe

Engineer, DENSO CORPORATION

Jaroyuki Yamane

Hiroyuki Yamane

Engineer, DENSO CORPORATION

Dated: October 18, 2004

· 特	第千出線 · 公開技	注) ボ	甲請票/譲 -ルペンで記入して	記号道 でさい。	上書 無	Na 53886	
工1	0 1 0 矢咱勺貝才	全音 B	and the lateral control of the second of the	rsaz -	- 	5-4 (44)	+=//5
※太枠	内は申請部にて記入下さい。	(特許専任) 44公子 オ	新闻智师	1 2	12.12 / 2	野 作 成 第 曼 (発明者)	本受付日 99.63 受付印
原価部	PNo. (知財部記入) ユ/60	(大)			*	2.10 99.2.10 松	受付
発明の	部。 学学体态思	议选》	于其间感	泉村	放着淡		99, 2, 18 知的財産室
譲受人	愛知県刈谷市昭	泽口田丁 1	丁目1番地	12 杉	式会社	デンソー	
原稿作成者	発明者氏名:英字 Ex)Denso Tai 発明者氏名:漢字 例)電装 太郎	. 所属	TEL(外線) TEL(内線) メ ー ル	印鑑	署名年月日 職番	発明者の現例) 愛知県春日井市高 (電子メール: komamura@i	住 所 (社内電子メール) 森台 2 丁目 1 5 番地の 8 pd. denso, co. jp)
者し、	AKamatsa Kaguo	柳紫 潭	ss7 ВВВ	赤松	约年/月2日	^{現住所:} 愛知県岡崎市和	治熊町 5-81-6
		用及I 型	→ 75.00	(1)	0971175	(電子メール: akamatsi 現住所:	Oic705, denso.cg.
譲	Isobe Yoshihiko 磁部良彦	南路郡	557 - 6315		99年 月26日	爱如果要明市前	後町螺貝1372-1 L=-ブル要卵 201
	藏部 良方 Yamane Hiroyuki		₹ 7500 0564-56-7456		1096016	(電子メール: ¦sobe@; 現住所:	ce.denso.co.jp)
渡	山根宏幸	山多洲	557- 6361	13	99年 ² 月 ^{(O} 日	爱知是安城市北	_山鸡 用運台36-S
	14.7	南発(課	₹ 1500	حوج.	0295934	(電子メール: Yaman ela 現住所:	lice.denso.co.jp
		部課	. –		年月日	(FFB-7-1 # .	
人		. 部			年月日	(電子メール: 現住所:	
:		課	- 7		T // H	 (電子 メール:	,
	· · · · · · · · · · · · · · · · · · ·	部			年月日	現住所:	
		課	- 구			(電子メール:)
本	発明に関し日本及	なび諸外	国で特許	を受	ける権利	」を貴社に譲渡	致します
	申請発明に関連部署がある場合は		重要性判断等につき予	が打合せ	せ願います。	関連部署	部 課
また、関連部署名を右欄に記載願います。 2. 発明者は実際に発明をした人のみ記載して下さい。 虚偽の発明者を記載すると、特許無効となります。例えば下記の例では発明者となりませんので注意ください。							
1. 解決すべき問題を発見 解決指示 目標設定したが、解決の具体的アイデアは着想できなかった。 2. 複数人での検討に参加したが、具体化に結びつくアイデアは着想しなかった。 、 3. 他人の指示 助宮に基づき、実験 詳細設計、実施例記載をした。							
3. 共願の場合、共願先の発明者については「所属」の欄に部課名、「現住所」欄に共願会社名を記入下さい。 4. 総研以外の共願の場合は押印不要です。別途譲渡証書を作成します。 今総研との共願の場合は押印下さい。 5. 発明者氏名の中にJIS規格外の文字があるときは、顧書の発明者欄の記載は平仮名もしくは他の漢字に置き変わります。 6. 事前検討会の情報を下記下さい。							
	□ 事前検討していない □ 事前検討済 (用紙添付)	検討結果 保留 国内出願の	□ 公開技報 □ 外国出願選		拾担当者	申請部整理No	月 日
知財音	「通信欄」 その他特記事項記入欄	····- =\ 				T 0 1 20	2 201

重要性判定票

内は外国申請時に記載下さい
内は外国申請時に記載下さり

要性 定			価	項	B			半川坐川寺			チェ	ック	桐	(申請部語	製)	
(申請部		②. 虚	場の	太き	E West		0 / =	出願申請時	不明	< -/}\				V	ک ک	٢
課長)	場場	他在を言む	全市場がであれば	ラ俊 I U: 大 I 億円	年間平均で1	5/11	ば小	外国申請時	不明	<td></td> <td></td> <td></td> <td></td> <td>ر جـ</td> <td>۲.</td>					ر جـ	۲.
・7種の評価項目それでれにつき	性	② 当	ネ土ビジ でまカ剣	ネスの	大きさ	•		出願申請時	不明			<i></i>			ک ک	
該当すると思われるレ	13	当社生産予	想	_台/年			年)	外国申請時		}</td <td></td> <td></td> <td></td> <td></td> <td>-> 7</td> <td></td>					-> 7	
ベルにレ点を付して下	新規	③ 技	がテ	一マに基づく	の発行し発明が判断	, Z	Z.	出願申請時	既知			V			→ *	
\$(\cdot)	性							外国申請時	既知				1 /		* *	
・7種の評価項目を総	技術	代替案の生	産がコス	 	されては	+ #	にで	出願申請時	容易							腱
合的に判断し、重要度	白勺	きるか判断						外国申請時 出願申請時	容易) → J	
を決定して 下さい。	僵	(5) 交力 コスト、性 度優れてい	能・小型・	化等の面	で従来例より	ایج ا	の程	外国申請時	78					V	, ,	
・外国要の 案件は外国		6 =	お師 の	百百年	···			出願申請時		←/ }\					<u>ر</u> کر ک	
申請時(日本出願後5	実現性	10年以内施される可	た当社 ai 能性を判	nd/or 他 断	社で継続的に	商	実実	外国申請時	不明						ر ج	١.
~6ヵ月後に最終決裁	基	(7) 発	日月の	(文章				出願申請時	周辺				V		→ ∄	本
していただきます。	 性	基本発明が	周辺発明	か判断				外国申請時	周辺	2					, ,	鈢
	1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		FT /:105	(14M = J-1)	hir .	7		重要度		1		2		3	4	5
外国工願()	嶼斯	3) /国州	願/公開	技報の判	গ্রী		判断	出願申請時						V		
重要度に	むじ出席	運を決定していれば下欄	右欄にレ	点を付し	てください。		時	外国申請時								
	が国時		出願時	Time to the same of	<u></u>			出願国	<u> </u>	公開技報		内のみ		外国1	~4	5~
V		アメリカ			韓国		判断	出願申請時						V		
		ドイツ			ブラジル		断時	外国申請時								
		フランス			メキシコ	٠	出願	重要度と出願	国とかん	点線の対応。	とは異なる場合の	の理由		# /	山	7
		イギリス			スウェーデン		瞬時						申籍	出願時 (9	9. 2.	10
		イタリア			オーストラリア		外国	重要度と出願	国とが	点線の対応。	とは異なる場合の	の理由	申請部課		根	\angle
					出願申請時と	順申請時と外国申請時とで判断を変更した場合の理由 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・										
											時					
		中国								e to · etz-	L-1	#### /	/ = (3) ± 6 ±	±@\	2 . 1	`1 L
特記	訂百	(出願	由譜	1 诗)	八世界は本部の 14		 I+ i	①②のみ記載	(4)	調査	r32(1/1)	重要度(の案件で	調查到	景無添付の を行いま	クもく	かは
1			三 実施		公開収報の4	90		当社ラインオフ)		関連の	先行文献を添付	【調査節		2170.8		
		段階がど	車両	開発⊐一		_				□ 赤分/	な調査済	調査分				
	こあるの	Dか□にレ C関連情報	マロ 気作	確認済 予定	{ 99	:	年年			調査内	容 付調査票参照 間記載	調査年	代			
₹ *	2載下	\$6%		的調査検 デア段階	討済み					1 /		【先行文	献;	ツー先願	 	-
2 #	頭金	字土	<u></u> ☑ なし			•				道加調	査	1. 時申	NO.	4044	<u>7. </u>	
A	□ あり 会社名 (本案の発明者が相手 手続き担当会社 □ 当社) 共願先			要 不要	2"_	460	26,4	601	2		
会社にもいる場合の み共願となります。 発明発生の経緯 共同開発			•	(5)			□ \$5	59	Ø	なし						
該当する口にレ点を 付して下さい。				経緯を記入		る出願	国内優先権を主張でき 5出願の有無、その特 1 No、及び併合のポイ									
③ 特テ急:出原頁 具体的に理由を記載・出願完了厳守日 (年月					月日)		ントを	記載下さい。	2							
1 1 6	具体的に発用を記載して下さい。 理由 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・				• • • • • • • • • • • • • • • • • • • •	6	重要	テーマ 件の場合 コートを	3- ۴: \ √	p.	:	登録	案件 YES			
עויק	ライ	ノオフ時	<u>.</u>						ا	記入(如財部)	<u> </u>	_			YES NO
調整結果 知識以 日 即 日 公開報 日 中山順 日 外 日 陳 特性 1 全 ② 4 5																
知財部判断が申請部と異なる場合																
知財部判	断が甲部	育部と異なる	場合		:[] 済[要	₩ 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	1		重要度 1	A A	1 5	99.	高二	7

	付計山線切和管	しまりないない。	※資格等					
(※印箇所は知財部記入)	[発明日証明用サイン欄]	・ シェンス山原の8加井でスズボイナの七回ボル	※社内分類					
※発行日	(特許專任者)。(作用由))。	・私はこの出願明細書及び添付された図面に 記載されている発明を読み理解しました。	- X在内分類					
	工人字。存款 551 441 2/1五 (計算程)。 《者当时代》	特許専任者. 知財部員が発明日を証明する ウィットネスとしてサインします						
※整理番号		eter gemen g pand strong sa na pat alang panak pata pata tilah panak sa na mahala pan akan sa na na ja na ja na	※国際分類 -					
亲 脚名称								
Action control to a control of the second se	是最為後國際		知財部担当者印					
※名称変更の場合								
発明者氏名	731 71-2	※知財部配入欄						
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	雨子機器 058年 56-7456 同発 557 - 6313							
赤松和夫	南後11 〒 7500	• ,						
(発明のポイント及び具体的用途) B.	何をどのようにしたことが新しい 具体的用途が複数あるときは全て	のか簡潔に記載して下さい。 記載して下さい。						
		10. 4. 4.						
		·サントイッチ構造1ンするとで1ニよりノ						
包括散係数が尺まい以等。	n材料·c组升合c1-9月	自配線構造で発もするカーTンタ	N効果1=33					
エレクトロマイクレー海ン大学の任業	エレクトロマイクレーコン在命の任新命化を防止、高信頼性配線を提供するものである。い場合配線上型の							
区割防止膜は反応性に気ますが「Nと反応性に第れた「N(こちらも下層)との多層膜に打っていても良い、								
- (化木仅例及ひての问題品) - b.	従来技術は特許公報等の文献名(4 画期的で従来技術の無い場合には まだ公開されていない技術は公知		て下さい。					
記:・従来技術として、があ		という問題が生じている。						
: 載:・近年、 という要望があ : 例:・ という目的で、すでに特	5る。このため、 は既にな 5申No. ○○○(受付No. ○○)を	されているが、 ということはできていない 出願したが、この先願では という理由で	、 の問題があった。					
		3角化が進入でいる、0.5μmルール判役組						
配線はみんきがすいむにはいか	"配镍材料nt流口7.核	用されてる は配線材料での信頼性	上の最重要詳題と12					
好你旅散洗数差。人名以特料	りの組合セレンよるヤーケングルは	的果1年3工17月77月1日27月6日	下である。河効果の					
促進接图以了APETIO及於	智(T:Al3)が添加Quon道:	基据散器是13-17. EM异命的位下可 n類膜化的提討SNE的. Sam 以下	ると言れている。そのため、					
後来はながっていてはまれてあった	·T:N/Ti(医红伤止膜)aTi;	n類膜化が模計されたが、Sam 以下	でないと効果が					
		ある。別の方法といては反射防止膜の						
準層構造にする方法もある。	F.T.NとAlzの界面に急	き名明であるALNが形成されとアイ	小抵抗占增大す3					
中的一大3 1 (x 为 + 2 xx	明维、日本生工业	LA TAM TIMER ST LEW TO LA	12 31 年 2 段 1)					


(発明が解決しようとする課題)	a. 問題を解決するために何を課題・目的として取り組んだのか記載して下さい。
· (MUNICIPALITY	記 ・本案はという点に着目し、 することにより上記問題点を解決するものである。 載 ・上記問題点に鑑み、 という点と、 という点を兼ね備えた を得ることを目的とする。 例 ・上記問題点はという原因で発生するという点に着目し、 できるようにすることを目的とする。
	[3cc];**)
_ 反应性: 当从下NE	ARA金のド下でサンドイッケ構造と、TiN/Tiの反射防止膜構造のTio拡散にする (集造連続成果)
Al配線のEM, BM(ストレスス	(プレラン)何性強化と同様のお命何と如果を得、かつスパック等の成膜装置
低温(宁ひ温度150°C从	下)·成膜13:21~51). 慰庆だ1~51) 形成之的3 ALNA的成飞抑制心、EM及在
NM寿命:強、高信	賴配線正提供するものである。
【愽仪仪ひ1f到/ b. その様	を達成する為の具体的な構成(形状、大きさ、索材、製造法、組付法等)を記載して下さい。 構成がどのように作動(作用)して、上記課題を達成するのかを記載して下さい。 F動による波及効果があれば、それも記載して下さい
- :戲:・ステップ1はで、	よりなる。 は 2 に によって固定される。 ○○センサ 2 からの信号に基づき の演算を行う。
. 例 : ・○○ l からの動力は、∠	△△2を経て□□3へ伝達される。□□3はの作動を行う。
	成膜条件と膜啊性.>
	9時の107-宝度が反応性に富んだ下以膜を形成するでめの主要因)
DC Power:	5.5W/cm² LX下a条件でN2添加反応。1至200.7 を370ことで音供と
一、一、一、一、一、一、一、一、一、一、一、一、一、一、一、一、一、一、一、	温度27°C(桌温230~250°C) 压力5.5mTorr. Av流量90.8CCM N2流量90.
(2) 膜物性	
の反応性に高い	トートンル形成されてるか会を判断するには図2のマイクロオージントン3
デルカアル	こより、T:NoAl合金層での間に反応層が形成されていることを特徴とする
国ニの反応層は	図3のXRDの結果がらTiAl3層であることを特徴でする。
<適用例>	
	+ 1. 23 1 生 1000 4 4 4 4 1 4 2 4 4 1 4 1 4 1 4 1 4 1 4 1
10.5 pm 11-11 1X F	のホール部にW等のAl合金物質より自己拡散/系数が小い物質を (Va:コンタット)
*	
一週州江 2增新	2線以上のVLSI工程全般に通用可能である。
(詳細工程は明	新作成時·記入子定)
	*


面

受付番号 タター・アン (1)

| (特許専任者) (年月日) | (知財担当者) (年月日) | (年日) |

注)電子出願対応のため、図の大きさは最大でも下記枠(ほぼB5サイズ以下の大きさとして下さい。下記枠内で作成できない大きな図は複数の図に分割して下さい。





RFI

吳莉・公開

丶 技術 2 , 製造 /

TIOIO ALLINIEE NITH	注意	特許專任者 実施例記載者
第1010 知的財産 99.3.26 1010 1	貴部におかれまして本説明書が 期限までに返却されますように ご配慮下さい。 尚、発信から2ヵ月過ぎて返却 されない場合、貴部部長経由にて 督促致しますのでご注意下さい。	(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)
処理ルート		
実がです。 発 明 ・ 事務局 越 野	(受付No. 99 - 312)	「返却期限日(〈月 / 6 日)
下記コメントに留意しつつ、裏面明の記載を願います。尚、記載を	面の「実施例の詳細な説明書の留意点 する用紙は、特に問いません。 -	〕にも留意して、実施例の詳細な説
【知財部コメント】		
はため。また AR 危風ない。 はた 発明。 この理論との と 上層 Tにか 厚いと AQ-Tにか いかいませた。 教に 2 下立い。 2. 実施例・図面について	D説明書に記載して下さい。 や Tin/Ti 導/AR-Cu/Tin ftTin/Ti Tarkoo 本面は cですかで 赤が 所題 を注かって EM ホイドか必をし Tinks を Cupiがない EN表のと花	/Ti, TiN/AR-CU/TiN/Ti からft TiN/ARB会/バリアメタルという Ti な 喜いとのドというのかよく Nは、Tiを夢くのいて、TiARioの出てもの
の検えれています禁御ですま		
(b)	(2) 经单(效果) 由 多十 (2) (对) 是(放果, 成果, 成果, 成果, 成果, 成果, 成果, 成果, 成果, 成果, 成	リオすか? (治器も対象するい)
○ 川南 50ft TW に変化すせる	ことで、別のハケノを発生しません	別(海山か
(37 Al, Al-52-Cu, Al-52) thou, Althar, ok.	
		A I
3. その他(他の実施例等について	.)	
		知的財産室特許
		Gリーダー 担当者
		99.3.25
4. 本案は、「実施決定または社外 要となっております。	発表予定」であり、月日ま	でに出願 99.3.24
再度、この日時を確認し、変更	があれば速やかにご連絡下さい。	内線 551- マシン/6

/ | 〜 | □ | 使用後返却願います

·<u>〒1010</u> 知的財産室

技術課題と対策のための公知技術(他社)

W(キール語) との Al合金(配線部)と 技術課題

カーケンダル効果による EM寿命劣化 ーメカニス・ムー

Cu潜伏時間が短くなるため(公知) TiAl3が形成され、Cuが拡散し ARC構造がTiN/Tiの2層の場合

解決策

(考え方:Cu拡散の主原因である ARC(TiN)単層化

5 (考え方:TiAl3形成を分断化し、 TiNTiのTiの薄膜化

Cuの拡散防止する:公知)



AI表面窒化 (AIN)

原因

図1参照(スライド3) 』

技術課題

1. Via連結抵抗が 単独配線EM寿命劣化 ViaEM劣化(カーケンダル効果) 増大、又はオープン

技術課題

薄いので製造上の 管理が難しい。

解決策

./TiN(ARC)の低温成膜 150°C以下)

考え方:ラジカル窒化反応防止(公知) ̄デシワルーオッリジチル


考え方:低温成膜でAINの形成を抑制し、反応性に高んだTIN膜により、分断したTIAI3を形成し、配線強化。 gtrTiN(ARC)を低温成膜した配線構造

単層化 〉 技術課題

図3参照(スライド5)

<u>a</u> フラッシング・TiN+N2反応性スパッタ成膜により A1合金膜にAINが形成されない配線 考え方:フラッシング-TiNはN2ガスなしで成膜するので AI表面が窒化しない。

図2参照(スライド4)





TiN(ARC)単層による配線の課題と従来技術

<技術課題>


反応性スパッタのプラズマ中に発生する窒素ラジカルにより、AI表面が窒化され、絶縁性のAINにより TiN反射防止膜(ARC)をAI合金配線上に単層成膜すると、下記のモデル図のように、N2ガス添加 下記にのような技術課題が言われている。

- 1. 連結Via抵抗が高い、又はバラツキが大きい。
- 2. EM寿命が低下する

<課題解決のための従来技術と課題>

 TiN膜を150°C以下の低温で成膜し、AIの窒化反応を 抑制する。(NEC特許 2555949)

課題: AIN抑制効果はあるが、完全にAINを抑制することが出来ない。この請求範囲だけでは、本来Tiで持入していた効果であるTiNと AI合金との界面反応層(TiAI3等)が応力緩和層となり、又、TiがAI中に拡散し、空孔を補完し、EM,SM寿命を向上させる効果がある。



2. AlとTiNとの間にTi膜を挿入し、ARCを<u>TiN/Tiの2層</u> <u>構造とする。</u>

課題;Ti膜厚を5mn程度の薄い膜厚にしないとAlとWとを組み合わせた配線ではカーケンダル効果 によりEM寿命が短いという制約がある。薄いので製造上の管理が難しい。




TiN(ARC)単層のAIN防止効果の考え方

- 推定がニズム―

反応性スパッタで成膜するTiN(2)を成膜する製造方法。 の不活性がスでTiターケット表面をスパッタしたTiN膜(1)を成膜後、N2がスとAr等の不活性がスによる ARC(TiN単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2ガスを含まないAr+イオン等

この方法により、TiN(1)成膜時にプラズマにNラジカルが発生しないので、完全にAlの窒化を防止する

事が出来、AINが全く形成されない。



<図2 AIN防止モデル>




soft-TiN(ARC)構造の効果



マイグレーション寿命)を高める効果がある。前記のTiN膜質で成膜・製造することにより、AlとTiとの反応層 AIとTiとの合金層が形成されることで、TiNとAI合金との界面エネルギーを下げること、及び反応性に は、分断し、Tiを薄膜化したとき同様の効果が得られる。 富んだTiNのため、TiがAI中に拡散し、空孔を埋めることにより、より信頼性(エレクトロマイグレーション、ストレス TiN膜はAlと反応性に富んだTiN膜(添付AESデータ参照)を特徴とした製造方法により、TiAl3等の

組み合わせた配線構造では特にEM寿命に効果がある。 分断させる理由としては、連続層になるとAl合金中のCuが拡散しやすいため、Al(配線)とW(ホール)とを

下図モデル参照)



<図3 代表構造モデル>

エレクトロマイグレーション寿命相対比較





图4/<主71-41。反应与高人尼丁:从《証明例》XPS例




及左性に高人だ「これ関で反応しいく、「心膜での差を明確にするため、 下心膜へかを成膜のか試作を用いてメ銀分光法(メアン)により測定し、 窒素での化学結合しよる。下心の下次する下のである。反応しいて、下心膜の ないべーのシナ量(化学シナー)を調べたものである。反応しいて、下心膜の 下により名のイグラントが、ち(eVに対して、反応)をに高んだ下ルの化学 シフトはハカンeVと小ない。これは受素していわい)なの結合状態が 弱く、人人合金中へ下いる下にが放しかず、状態であることを 変の末につる。

断面TEMIこよるAIN低減効果例



< AIN組成比N: AI=1:1の例>

<AIN組成比N:Al=1:2の例>




図で反応性高加工がかかの金中に孤放しいいるが不

、、マイクロオージェデッスプロママイルデータ、

(a)反应性高机机





(b)従来のバリアはの高いてか








図8 分断反応層(TiAl3等)TEM写真例




多.5.20











請求範囲の構造層別



1. 構造特計

<主クレーム1> EM,SM寿命を向上させる効果がないという課題がある。本発明はこの問題を解決するため、スパッタ装置でARCを成膜する際、Al合 Tiを挿入していた効果であるTiNと AI合金との界面反応層(TiAI3等)が応力緩和層となり、又、TiがAI中に拡散し、空孔を補完し、 金膜とTiAl3等のAlとTiとの反応層を形成しやすい反応性に富んだTiN(単一材料)膜をAl合金膜上に成膜しても、AlNが形成され 来技術の150°C以下の低温成膜のみでは、AIN抑制効果はあるが、完全にAINを抑制することが出来ない。そのため、本来 半導体デパイスノニの電極として使用するCuを添加したAI合金(Siを含んでもよい)配線上に成膜する反射防止膜(ARC)において、従 にくい配線構造を特徴とする。

<従属クレーム1>:ARC(TiN)とAI合金膜との界面に形成されるAINの組成比はNを1とした時、AIとの比が1.5以上である

<従属クレーム2>:ARC(TiN)とAI合金膜との界面に形成されるAINの膜厚はタイnm以下である。よタヘットンド

<従属クレーム3>:反応性に富んだTiN膜はARCのみでなくAI合金下地膜の両方に使用したサンドイッチ構造の配線では更に効果がある

<従属クレーム4>:AI合金膜との界面に形成されるTiAI3等の反応層はAESの結果のようにAI合金膜中にTiが侵入している配線 <従属クレーム5>:AI合金膜との界面に形成されるTiAI3等の反応層は断面TEMのように分断した配線。

2. 製造特許

<共クレーム1>

ARC(TiN<u>単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2が</u>スを含まないAr+イオン等 の不活性力スでエルーケット表面をスムックしたTiN膜(1) を成膜後、N2ガスとAr等の不活性ガスによる

反応性スパッタで成膜するTiN(2)を成膜する製造方法。(なり

<従属クレーム1> : 反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で5nm以上成膜する製造方法

<=1)人な2>

χ金配線上にARC(TiN)成膜する際のウエハカカ熱温度を੬86℃以下の低温で行う製造方法。

<従属クレーム1>:反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で5nm以上成膜する製造方法

<主クレーム3>

反応性に富んだTiNの成膜するにはN2の反応性スパッタのDC Powerをターゲットパワー密度を5.5W/cm2以下で

な 5nm以上成膜する製造方法、

、従属リーム1>・Arl合金配線上ICARC(TiN)成膜する際のウエハ加熱温度を200°C以下の低温で行う製造方法。

<従属クレーム2>:ARC(TiN単層)の成膜初期において、Tiターゲットの表面窒化層(TiN)をN2ガスを含まないAr+イオン等の不活性ガスでTiターゲット表面を スパッタしたTiN膜(1)を成膜後、N2ガスとAr等の不活性ガストニよる反応性スバッタで成膜するTiN(2)を成膜する製造方法

、各請求項に対する実施例デーー



)構造特許

- 主クレーム:図3の代表構造モデルを参照下さい。AIN形成メカニズムは図1を参照下さい。
- ・従属クレーム1:図4参照下さい。> 図イノ
- 従属クレーム2:図5参照下さい。
- ・従属クレーム3:図6参照下さい。 /
- ・従属クレーム5:図8参照下さい ・従属クレーム4:図7参照下さい。 >

(2)製造特許

- . 主クレーム1:図2の製造モデルを参照下さい 従属クレーム1:図9, 10を参照下さい。 \ のノ不製造1寸る問題, 命の結果と図121-示す。レ
- 主クレーム2:図11の製造を表表参照下さい。、 ・従属クレーム1:図9, 10と同じ。
- 主クレーム3:図9, 10と同じ。
- 従属クレーム1:図11の製造モデルと同じ。ノ

<製造特許での実施例>

TiN(1)デポ条件 温度: 160°C

DCPower: 1.5から3kw Arがス流量: 74sccm・ N2がス:添加しない

TiN(2)

温度:160°C DCPower3kw Arがス流量:23sccm N2がス流量:60sつcm Nがス比:70%

スパッタ: Endura(AM社)

整理番号= I P 0 0 2 8 8 5

[0024]

請求項16に示す発明においては、アルミニウム合金配線は、部分的にマイグ レーション速度がアルミニウムよりも遅い金属(52)で構成されていることを 特徴としている。

アルミニウムボイドは、マイグレーション速度差によってアルミニウム合金に 介在する空孔が蓄積されるために発生する。このため、アルミニウム合金に介在 する空孔量が少なくなればアルミニウムボイドも小さくできる。従って、アルミ ニウム合金配線を部分的にアルミニウムよりもマイグレーション速度が遅い金属 で構成することにより、アルミニウムボイドの発生を抑制することができ、配線 寿命を向上させることができる。

[0025]

なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応 関係を示すものである。

[0026]

【発明の実施の形態】

以下、本発明を図に示す実施形態について説明する。

図1に、本発明の一実施形態を適用した半導体装置として、サリサイド構造を 有するCMOSトランジスタを示す。

СМОSトランジスタは、p型のシリコン基板 1 内のn - 型ウェル領域 2 に形 成されたPMOSトランジスタと、p⁻型ウェル領域3に形成されたNMOSト ランジスタとから構成されている。PMOSトランジスタとNMOSトランジス タはシリコン基板 1 の上部に形成されたSTI膜 4 によって素子分離されている 。さらに、STI膜4の側面のうち、シリコン基板1の表面から露出した部分に は絶縁膜4 aが形成されている。なお、РМОSトランジスタとNMOSトラン ジスタの構造については、導電型が異なるのみであり、その他の構成については 同様であるため、PMOSトランジスタの構造についてのみ説明する。

[0027]

n 型ウェル領域 2 上には、ゲート酸化膜 5 を介してゲート電極 6 が形成され ている。このゲート電極6の側面には、側壁酸化膜7が備えられている。また、

ゲート電極6の両側にはp⁺型拡散層からなるソース8・ドレイン9が形成されており、これらソース8・ドレイン9間をチャネル領域としている。そして、ソース8・ドレイン9は、ゲート電極6から離れる側の端部がSTI膜4側となっている。なお、ソース8・ドレイン9のチャネル領域側に形成されたp型層10は電界緩和層である。

[0028]

さらに、ゲート電極6、ソース8・ドレイン9の上部には、コンタクト用のシリサイド膜6a、8a、9aが形成されている。これにより、サリサイド構造を有するPMOSトランジスタが構成されている。

[0029]

この1 s t A l 合金配線 l 3 は多層構造で構成されている。具体的なA l 合金配線 l 3 の構造を図 2 に示す。この図に示されるように、l s t A l 合金配線 l 3 は、2 0 n m程度の膜厚のT i 膜 l 3 a、3 0 n m程度の膜厚のT i N膜 l 3 b、4 5 0~9 0 0 n m程度の膜厚のA l − C u 膜 l 3 c、 $\frac{2.0 \text{ nm程度の膜厚}}{2.0 \text{ nm程度の膜厚}}$ のT i 膜 l 3 d $\frac{2.0 \text{ nm程度}}{2.0 \text{ nm}}$ 3 0 n m程度の膜厚のT i N膜 l 3 e が 0 $\frac{2.0 \text{ nm程度}}{2.0 \text{ nm}}$ m程度の幅で積層された構成となっている。A l − C u 膜 l 3 c は、C u が 0 $\frac{2.0 \text{ nm}}{2.0 \text{ nm}}$ m程度の幅で積層された構成となっている。A l − C u 膜 l 3 c は、C u が 0 $\frac{2.0 \text{ nm}}{2.0 \text{ nm}}$ m程度のもっている。

[0030]

さらに、1 s t A l 合金配線 1 3 \bot にはT E O S 酸化膜等からなる層間絶縁膜 1 4 を介して 2 n d A l 合金配線 1 5 が形成されており、さらに 2 n d A l 合金配線 1 5 \bot にはT E O S 酸化膜等からなる層間絶縁膜 1 6 を介して 3 r d A l 合金配線 1 7 が形成されている。これら 2 n d A l 合金配線 1 7 が形成されている。これら 2 n d A l 合金配線 1 7 は、 1 s t A l 合金配線 1 3 と同様の構成となっている。

[0031]

そして、3 rdAl合金配線17上には、P-TEOS膜18とP-SiN膜

19からなる保護膜が形成されている。このような構造を有してCMOSトラン ジスタが構成されている。

次に、CMOSトランジスタの製造工程を図3~図**ケ**に示す。以下、図3~図 **5** に基づいてCMOSトランジスタの製造方法について説明する。

[0032]

〔図3 (a) に示す工程]

まず、p型のシリコン基板1を用意する。次に、シリコン基板1上に熱酸化膜30を形成し、さらに熱酸化膜(SiO2)30上にシリコン窒化膜(SiN)31を形成する。そして、フォトリソグラフィ工程を経て、素子分離用のSTI膜4(図1参照)の形成予定領域上における熱酸化膜30及びシリコン窒化膜31を開口させたのち、開口部からシリコン基板1を所定深さエッチング除去して、素子分離用としてのトレンチ32をパターニングする。

[0033]

このとき、トレンチ 32 は、素子部における素子分離を十分に行えるように、 $0.3\sim0.6~\mu$ m程度の深さで形成される。

[図3(b)に示す工程]

熱酸化を施し、トレンチ 32 の内壁に熱酸化膜 33 を形成してトレンチ 32 内が丸めたのち、シリコン基板 1 の全面にTEOS膜を堆積し、トレンチ 32 をTEOS膜で埋め込む。このとき、TEOS膜 34 として、HTO-TEOS、LP-TEOS、及び 0 。-TEOS等を用いている。

[0034]

そして、CMPにて、シリコン窒化膜31をストッパーとしてTEOS膜を全面研磨して平坦化する。これにより、トレンチ32内にTEOS膜が残され、STI膜4が形成される。

〔図3 (c)に示す工程〕

シリコン窒化膜 3 1 を除去し、フォトレジスト工程を経てPMOSトランジスタ形成予定領域にn⁻型ウェル領域 2 を形成したのち、再度フォトリソグラフィ工程を経てNMOSトランジスタ形成予定領域にp⁻型ウェル領域 3 を形成する

[0035]

ウェットエッチングによってシリコン酸化膜 3 0 を除去する。そして、ドライブインと同時に犠牲酸化を行う等して、 n^- 型ウェル領域 2 や p^- 型ウェル領域 3 の表面状態を良好にしたのち、熱酸化によってゲート酸化膜 5 を形成する。

そして、ゲート酸化膜 5 上に厚さ 0.35 μ m程度のポリシリコン膜を成膜したのち、フォトリソグラフィ工程を経て、ゲート電極 6 をパターニングする。

[0036]

次に、CVD法によりウェハ表面全面にTEOS膜等の絶縁膜を堆積したのち、RIE法による異方性エッチングにて絶縁膜をエッチバックし、ゲート電極6の側面に側壁膜7を形成する。

[図4 (a) に示す工程]

熱酸化等によってイオン注入工程用のスルー膜を形成したのち、NMOSトランジスタ形成予定領域及びPMOSトランジスタ形成予定領域を順にフォトレジストで覆い、PMOSトランジスタ形成予定領域にはp型不純物(例えばボロン)を斜めイオン注入し、NMOSトランジスタ形成予定領域にはn型不純物(例えばリン)を斜めイオン注入する。これにより、側壁膜7で覆われたゲート電極6をマスクとしたイオン注入が行われ、ゲート電極6の両側に電界緩和層10が、ゲート電極6の内側よりに形成される。

[0037]

さらに、NMOSトランジスタ形成予定領域及びPMOSトランジスタ形成予定領域を順にフォトレジストで覆い、PMOSトランジスタ形成予定領域には p型不純物(例えばボロン)を基板法線方向から高濃度にイオン注入し、NMOSトランジスタ形成予定領域には n型不純物(例えば As)を基板法線方向から高濃度にイオン注入する。これにより、側壁膜 7 で覆われたゲート電極 6 をマスクとしたイオン注入が行われ、ゲート電極 6 の両側にソース 8、ドレイン 9 が形成される。

[0038]

これによりLDD (Lightly Doped Drain) 構造が完成する。

そして、スルー膜を除去したのち、チタンシリサイド化工程を行う。まず、チタン(Ti)膜と窒化チタン(TiN)膜を順にウェハ全面に成膜し、さらにAr雰囲気化で短時間熱処理(RTA)を行い、シリサイド化反応を起こさせて、ゲート電極 6 及びソース 8 ・ドレイン 9 の露出表面にそれぞれチタンシリサイド膜(TiSi膜) 6 a、 8 a、 9 aを形成する。

[0039]

なお、このシリサイド化の熱処理温度はシリサイドの側壁膜 7 への這い上がり 抑制、側壁膜 7 のS i との反応防止、C 4 9 からC 5 4 フェーズへのT i S i 2 の変態抑制等の観点から 7 0 0 C以下の比較的低温に設定されている。

そして、アンモニア・過酸化水素水の混合液で選択エッチングを行い、チタン 膜及び窒化チタン膜のうちシリサイド化反応を起こさなかった部分を除去する。 これにより、チタンシリサイド膜 6 a、8 a、9 a のみが残る。これにより、サ リサイド構造が完成する。

[0040]

その後、850 ² 程度で 2 度目の短時間熱処理を行い、チタンシリサイド膜 6 a、8a、9a を低抵抗化する。

[図4(b)に示す工程]

ウェハ表面全面にBPSG、TEOS膜等からなる絶縁膜11を全面に堆積したのち、CMPにより絶縁膜11を平坦化する。

[0041]

・〔図4(c)に示す工程〕

フォトリソグラフィ工程を経て、絶縁膜11にコンタクトホールを形成する。 そして、このコンタクトホール内にバリアメタルとして、Ti膜12aとTi N膜12bとを順に積層し、さらにコンタクトホールをタングステン (W) 12 cをバリアメタル12a、12b上に積層する。これにより、コンタクトホール はバリアメタル12a、12b及びタングステン12cによって埋め込まれる。 【0042】

その後、バリアメタル 1 2 a、 1 2 b 及びタングステン 1 2 c をエッチバック し、コンタクトホール内にのみバリアメタル 1 2 a、 1 2 b 及びタングステン 1 2c を残す。これにより、ソース 8 、ドレイン 9 等との電気的接続が成された W プラグ 12 が形成される。

[図5 (a) に示す工程]

1 s t A l 合金配線 1 2 の形成のために、ウェハ表面全面にメタル膜を成膜する。

[0043]

 メタル膜は、30nm程度の膜厚のTi膜12aと、20nm程度の膜厚のTiN膜12bと、450~900nm程度の膜厚のAl-Cu膜12cと、そのTiM程度の膜厚のTiN膜12cと、そのTiM程度の膜厚のTiN膜12eとを順つなった。

[0044]

〔図5(b)に示す工程〕

次に、フォトリソグラフィ工程を施し、1 s t A l 合金配線 1 2 をパターニングする。

このフォトリングラフィ工程は、以下のようにして行う。

まず、メタル膜上にフォトレジストを堆積し、このフォトレジストのうち」s t A l 合金配線 1 2 として残す部分以外を開口させる。この後、フォトレジストをマスクとしたエッチング工程を行い、フォトレジストの開口部分におけるメタル配線を除去する。これにより、フォトレジスト下のメタル膜が残り、1 s t A l 合金配線 1 2 が形成される。

[0045]

次に、モノエチルアミン等のアルカリ水溶液にてフォトレジスト除去工程を施し、フォトレジストを除去して1stAl合金配線12を露出させる。そして、水等によるアルカリ洗浄工程を施し、残留しているアルカリ水溶液を除去する。このような工程を経て、1stAl合金配線12がパターニングされる。

ここで、T / 膜 1 2 a を配置してメタル膜を構成した場合と、配置しないでメタル膜を構成した場合について、1 s t A l 合金配線 1 8 の (1 1 1) 配向性 X

線ピーク強度、及びディンプル半径の最大値を表したものを図6に示す。但し、 図中の棒線グラフは (1) 配向性 X線ピーク強度を示しており、折れ線グラ フ(点線部)はディンプル半径の最大値を示している。なお、(111)配向性 X線ピーク強度とは、(1 1 1)配向性をX線にて測定したのもであり、ピーク 強度が高いほど(111)配向性が高いということを示している。

[0046]

この図から判るように、Ti膜12aを配置した場合方が配置しない場合と比 べて(111)配向性X線と一ク強度が非常に高くなっており、またディンプル 半径の最大値が非常に小さくなっている。

つまり、Ti膜12aを配置して、TiN膜12bが絶縁膜11と接しないよ うになっているため、TンN膜12b中の窒素(N)による影響が現れず、Ti N膜 1 2 bの (1 1/1) 配向性が高くなり、T i N膜 1 2 b上に形成されるA] - C u 膜 1 2 gの(1 1 1)配向性も高くなって、結晶粒界における欠陥が低減 されると共に、結晶粒界におけるエネルギーが低下され、図6に示す結果となっ たと考えられる。

10047]

このため、結晶粒界同士が交わる核にCyATx相が形成されるのを抑制でき 、核近傍におけるCu濃度が低くならないように(核から離れた領域と変わらな い程度に)でき、レジスト除去工程後のアルカリ洗浄工程の際に残留したレジス ト剝離液が水に溶けて強アルカリとなっても、核とその近傍における電位差が高 くならないようにできる。これにより、ディンプルの発生を抑制することができ

[0048]

〔図5 (c)に示す工程〕

図4 (c)及び図5 (a)、(b)に示す1stAl合金配線13と同様の工 程を経て、層間絶縁膜14を介して2ndAl合金配線15を形成し、さらに層 間絶縁膜16を介して3rdAl合金配線17を形成する。

このとき、2ndAl合金配線15及び3rdAl合金配線17t 合金配線13と同様の構造で構成するため、これら2 n d A +

3 rdAl合金配線17の形成の際にもディンプルの発生が抑制できる。

[0049]

V3

この後、ウェハ表面全面に保護膜16、17を成膜することによって、図1に 示す半導体装置が完成する。

このように、TiN膜及びAI-Cu膜の下にTi膜が配置されたもので、 1s t A l 合金配線 l 3、 2 n d A l 合金配線 l 5 及び 3 r d A l 合金配線 l 7 等-<u>の各種A↓合金配線を構成することにより、ディンプルを低減することができ、</u> -エレクトロマイグレーション寿命やストレスマイグレーション寿命を向上させる ことができる。

[0050]

(他の実施形態)

第「実施起態では、Al-Cu膜及びTiN膜の下面にTi膜を配置し、Ti N膜の(111)配向性を向上させることで、Al-Cu膜の(111)配向性 を向上させ、各種A I 合金配線におけるディンプルの発生を抑制しているが、A 1合金配線における(111)配向性が向上できれば、他の方法によってもディ ンプルの発生を抑制することができる。

[0051]

例えば、図2に示すTiN膜13bの下部にTi膜13aを配置とない構成で あっても、スパッタ装置の到達真空度を従来よりも高めることにより、残留ガス が極めて少ない状態での超真空スパッタにてTiN膜13bが形成できるため、 残留ガスによる影響を受けず」(111)配向性を向上することができる。具体 的には、従来のスパッタ装置の真空度が1×10-8Torrであるとすれば、ポ ンプを別途設けることにより真空度を1×10⁻¹⁰ Torr以下にすればよい。__

[0052]

また、第1実施形態におけるA1合金配線13、15、17とWプラグ12と の接続部において、図7に示すように、A I 合金配線 13、15、17を挟んだ Wプラグ12の反対側にAl名金層5-15配置するようにしてもよい。

これは、第1実施形態では、コンタクトホールの微細化に対応できるように、 CMOSトランジズタや各種Al合金配線13、15、17の電気的にW (タン グヌテン)を有するWプラグ12を使用しているのであるが、AleWとが接続される場合、AleWのマイグレーション速度に差があることから、通電時に物質移動に不均一が生じ(カーケンドール効果)、マイグレーション速度が大きいAlがW近傍で移動してしまい、Al合金に介在する空孔が蓄積されてAlボイド(空洞)が発生するという問題が生じうる。

[0053]

このため、A | 合金配線 | 3、 | 5、 | 7を挟んだWプラグ | 2の反対側にA | 合金層 5 | を配置すれば、A | ボイドにA | 合金が供給され、上記問題を解決することができる。これにより A | ボイドによる配線寿命低下を防止することができる。

また、図8に示すように、第1実施形態におけるAl合金配線の一部をW等の マイグレーション速度の小さい物質52で構成するようにしてもよい。

[0054]

つまり、上述したようにAIボイドは、マイグレーション速度差によってAI合金に介在する空孔が蓄積されるために発生するため、AI合金に介在する空孔量が少なくなればAIボイドも小さくできる。これにより、AIボイドによる配線寿命の低下を防止することができる。

【図面の簡単な説明】

【図1】

本発明にかかわる半導体装置の断面図である。

【図2】

図1におけるAI合金配線近傍を拡大した図である。

【図3】

図1に示す半導体装置の製造工程を示す図である。

【図4】

図3に続く半導体装置の製造工程を示す図である。

【図5]

図 4 に続く半導体装置の製造工程を示す図である。

[図6]

図1に示す構造のAI合金配線と従来の構造のAI合金配線との特性を比較した図である。

【図7】

他の実施形態におけるAI合金配線近傍を示す拡大図である。

[図8]

他の実施形態におけるAI合金配線近傍を示す拡大図である。

[図9]

本発明者らの検討に基づくディンプルの発生メカニズムを説明するための図である。

【図10】

従来におけるAI合金配線の構造を説明するための図である。

【符号の説明】

- 1…シリコン基板、2…n⁻型ウェル領域、3…p⁻型ウェル領域、
- 4…STI膜、4 a…側壁絶縁膜、5…ゲート酸化膜、6…ゲート電極、
- 7…側壁酸化膜、8…ソース、9…ドレイン、10…電界緩和層10、
- 6 a、 8 a、 9 a…シリサイド膜、1 1…層間絶縁膜、1 2…Wプラグ、
- 13…1stAl合金配線、13a…Ti膜、13b…TiN膜、
- 13ć···Al-Cu膜、13d···Ti膜、13eTiN膜、
- 14…2ndAl合金配線、15…3rdAl合金配線。


BAR (2).

- 1 3里拉哥一CuAlari 和城山工了。(断面IEM)方斯结果之会也
- 2. co Cu Alour EMの断致干terty is sim. 不良解析写真(TEM.)
- 3. 一种国图1:11 TiAls 等。反应图的形成的形式了了

【書類名】


図面


【図1】




...


【図3】










[図4]







[図5]



8 8a 32 33

伊藤洋二

特許事務所 御中

下記のとおり国内出願をお願いします。

当社仮ね 49-322 中時計 🗆

株 式 会 社 デ ン ソ ー 技術管理部 知的財産室 管理主任部員 TEL(0566)25-5983 FAX(0566)25-4554 技術担当 自 タイオイン(0566)25-5966

技 術 分 野	半等体(配品精造)
費 所 担 当 者	□ 重要出願 ⇔ 次の担当者を指名します。 (ニンガン・様、) □ 通常出願 ⇔ 予め決めさせて頂いた範囲内の担当者に貴所一任で指名下さい。
r 願書等記載事項 ———	<u></u>
出 願 人 (総数 /名)	□休式会社デンソー □トヨタ自動車株式会社 □㈱日本自動車部品総合研究所(総研) □
発明者 (総数 3名)	氏名は、手続申請票に記載してあります。住所は、出願人の住所(○○株式会社内)として下さい。 国内優先権出願の場合、基礎出願の願書に記載した発明者も含めて記載して下さい。
国内優先権の有無	基礎出願(貴所手続でない基礎出願は明細書同封)
Dril □ss	①特実願平 - 号 月 日出願 当社Na 貴所Na ②特実願平 - 号 月 日出願 当社Na 貴所Na ③特実願平 - 号 月 日出願 当社Na 貴所Na
審査請求	□後日連絡します □出願と同時に請求して下さい。
I P C	クラス Holl グループ 2(/ 3205 (願書へ記載) クラス グループ /
先 行 技 術 文 献	明細書で文献名を開示して下さい。
□なし ①あり	1. 25559493 2. 3.
参·考 文 献	4 8-78 416
□なし 迸あり	1. 文献"ADEXERCA" 2. 10-9804/ 3. 10-106972
出願メモ	別紙を参照して下さい。
技術内容問い合わせ先	手続申請票記載の筆頭発明者に問い合わせて下さい。
外国出願の予定	口なし 協り 口味
処理 日程	□ 依頼日より30日以内に原稿を送付して下さい。 □ 期限厳守出願のため 月 日までに出願を完了 でさい。 (□法定期限 □ その他:) 99.63
インタビュー	ロインタビューを希望します。事務担当者まで連絡願います。 ダイナルイン (0566)25-5985
デンリー・総研共願原稿送付	□チェック原稿を当社のみに送付 □チェック原稿を当社及び総研企画に送付
費用 請求先	□ 出願人会社に直接請求して下さい。(共願の場合は均等負担) 総研の場合は、総研宛の請求書を当社へ送付して下さい。 □本件は共願ですが、費用は当社のみに請求して下さい。
出願控者類の必要部数 (管 理 課 記 入)	日当 社:出願書類一式 / 部、要約書とその選択図 各1部、FD 枚 □共願先:出願書類一式 / 部 以上、各々へ送付願います。但し、総研分は当社へ送付して下さい。

・同封書類(※印以外の書類は、原稿作成後と	遠却して下さい。)	
※囚手続申請票 ※囚抄録 □実施例説明書 □内容修正補充依頼書 □先行技術文献(Muは上記欄に記入)	※☑図面 ※☑出願メモ(クレーム方針等) □手続申請票再検討依頼書 □従来技術との相連点の説明書	☑品質評価表 ☑外国出願斐否再検討依頼書 ☑その他:

LITERAL TRANSLATION OF RELEVENT PORTIONS OF DENSO INVENTION ENGINEERING REPORT

Pg. 1 (Document Details)

Reception number of intellectual property department 99-332

Application number of DENSO: 53886

Reception Date: February 18, 1999.

Completed date by the inventors: February 10, 1999.

Consideration date by chief of inventor's section: February 10, 1999. Admission date by chief of inventor's division: February 12, 1999.

A Method of Manufacturing Semiconductor (A Method of Forming Wiring)

Inventors:

Kazuo Akamatsu, Electronic Systems R&D Division, Development 11 section.

Yoshihiko Isobe, Electronic Systems R&D Division, Development 11 section.

Hiroyuki Yamane, Electronic Systems R&D Division, Development 11 section.

Pg. 5 (Relevant to Claims 1 and 8)

[The object of the invention]

By making a reactivity-rich TiN film overlaying the Al alloy layers (successive vacuum sputtering process), this method provides the same lifetime elongation effect as seen in Al wiring EM / SM (stress migration) tolerance improvement by the anti-reflection film structure made of a lamination of titanium nitride (TiN) and titanium (Ti) diffused by Ti, and at the same time, by making a thin film using sputtering machine or the like in low temperature (150 degrees Celsius or lower) for suppressing heat-related AlN formation, this method provides a highly reliable wiring with a long EM / SM lifetime.

[Structure and operation]

Thin film formation (deposition) condition and solid state properties of reactivity-rich TiN>

Thin film formation (deposition) condition
 (Primary factor for forming a reactivity-rich TiN film by controlling power density of sputtering)

DC Power (Power density): 5.5 W/cm2 N2 gas added reactive sputtering is conducted on the following condition.

Other conditions: Temperature 270 Celsius

(actual temp. 230 - 240)

Pressure 5.5 mTorr

Ar flow 90 SCCM

N2 flow 90 SCCM

Pg. 11 (Relevant to Claim 2)

Problem;

Ti film thickness has to be approximately 5 nm to have a sufficiently long EM lifetime when an Al and W combined wiring is used because of the Kirkendall effect. The production process control is difficult because of its extreme slimness.

Pg. 12 (Relevant to Claims 4-7)

AlN suppression effect in TiN (ARC) single layer method

-Presumed mechanism-

In this method, a TiN film (1) is deposited by sputtering a Ti target surface (Oxidized TiN layer) with an inactive gas (Ar+ ion gas or the like not containing N_2 gas), and then a TiN film (2) is deposited by reactive sputtering of N_2 and inactive gas like Ar etc, in the early stage of ARC (TiN single layer) deposition.

By using this method, nitriding of Al is completely prevented because an N radical is not produced in the plasma during TiN (1) deposition.

Pg. 13 (Relevant to Claims 1 and 8)

Effect of soft-TiN (ARC) structure

-Presumed mechanism-

A TiN film is formed in a manufacturing method that uses Al and a reactive TiN film (refer to the attached AES measurement data -> p.7). In this method, an Al — Ti alloy layer of TiAl₃ and the like are formed, and thus interface energy between the Al alloy and the TiN is lowered. This method also heightens reliability (EM, SM lifetime) by diffusing Ti into Al from a reactive TiN and filling Al vacancy/voids. The Al — Ti chemical reaction layer is subdivided in the TiN film deposition manufacturing, and thus the method has the same effect as Ti film thinning.

The layer is subdivided because Cu in the Al-alloy of a not-subdivided layer is prone to diffuse, especially in the wiring structure of Al (wire) – W (hole) combination

Serial No. 10/657,081

in terms of EM lifetime. (Refer to the figure below.)

Pg. 14 (Relevant to Claim 3)

FIG. 4 High temperature bias test (EM) result for

Al-W via connection / isolated wiring pattern [Same tendency observed for both patterns]

Vertical axis: Relative length of EM lifetime
Horizontal axis: AlN composition ratio (Al ratio to N)
(Lifetime value is 1 when [Al:N = 1:1])

FIG 5 AlN film thickness (Sectional TEM measurement)

Vertical axis: Average AlN film thickness (nm)

Horizontal axis: AlN composition ratio (Al ratio to N)

(Lifetime value is 1 when [Al:N = 1:1])

Note (On the upper-right of the graph)

Sectional TEM example is shown. Refer to a photo.

FIG. 6 Sandwich structure of reactive TiN

[On the left]

Diffused Ti atoms are captured by Al voids/vacancy.

[On the right]

[Top] TiAl₃ or the like (Al Ti reaction layer)

Stress mitigation layer

[Bottom] Soft (reactive) TiN Sandwiched by Al-alloy

Pg. 19 (Relevant to Claims 1, 2 and 8)

FIG 9 Target power – reactivity relationship

[TiN 30 nm deposition]

Vertical axis: Reactive layer thickness in Al-alloy (nm) Horizontal axis: Ti target DC power density (W/cm2)

FIG. 10 Effect of reactive TiN film thickness

[Target power density 5.5 W/cm2]

Vertical axis: Reactive layer thickness in Al-alloy (nm) Horizontal axis: soft (reactive) TiN film thickness (nm)

FIG. 11 Relationship between TiN deposition temp. and AlN composition ratio [TiN 30 nm deposition]

Vertical axis: AlN composition ratio (Al ratio to N)
Horizontal axis: TiN deposition temperature (Celsius)

Pg. 20 (Original Draft of Claims)

Hierarchy of claims

1. Structure patent

<Independent claim 1>

In a manufacturing method of an anti-reflection film (ARC) formed on a copper added Al-alloy (may be containing Si) wiring for a semiconductor electrode, a conventional low temperature deposition under 150 degrees Celsius has an AlN formation suppression effect, but not can not completely suppress the AlN formation. Therefore, an interface reaction layer (TiAl₃ and the like) between a TiN and an Al-alloy serves as a stress mitigation layer, departing from a primary intention of Ti doping, and diffusion of Ti into Al to be captured by voids/vacancy damages the expected effect of EM / SM lifetime elongation. To solve the above problem, the present invention provides a wiring structure that is not susceptible to AlN formation when an ARC is deposited on an Al-alloy film by a sputtering device depositing a reactive TiN (single material) film that easily forms an Al – Ti reaction layer from the Al-alloy film and TiAl₃ and the like.

<Dependent claim 1>:A composition ratio of the AlN formed on the interface between the ARC (TiN) and the Al-alloy is equal to or above 1.5 based on the amount of N. (N is supposed to be 1)

<Dependent claim 2>:Thickness of the AlN film on the interface between the ARC (TiN) and the Al-alloy is equal to or under 3.5 nm.

<Dependent claim 3>:The reactive TiN film is more effective when it is used not only for the ARC but also for an Al-alloy base layer to form a sandwich structure wiring.

<Dependent claim 4>:The (chemical) reaction layer such as TiAl₃ formed on the interface of the Al-alloy film forms a wiring in that Ti is diffused in the Al-alloy film, as shown in an AES measurement result.

Serial No. 10/657,081

<Dependent claim 5>:The (chemical) reaction layer such as TiAl₃ formed on the interface of the Al-alloy film forms a wiring that is subdivided, as shown in a sectional TEM measurement result.

2. Manufacturing method patent

<Independent claim 1>

(A manufacturing method in that) a TiN film (1) is deposited by sputtering Ti target nitrided surface (TiN) with an inactive gas (Ar^{+} ion gas or the like not containing N_2 gas), and then a TiN film (2) is deposited by reactive sputtering of N_2 gas and inactive gas like Ar or the like, in the early stage of an ARC (TiN single layer) deposition.

<Dependent claim 1>: (A manufacturing method in that) a reactive TiN film is deposited by a reactive sputtering with a target power density of DC power being 5.5 W/cm² or under for forming a film thicker than 5 nm or more.

<Independent claim 2>

(A manufacturing method in that) an ARC (TiN) is formed on an Al-alloy wiring with wafer heating temperature of 180 degrees Celsius or under.

<Dependent claim 1>:

[same as the dependent claim 1 of the independent claim 1]

<Independent claim 3>

[same as the dependent claim 1 of the independent claim 1]

<Dependent claim 1>:[same as the independent claim 2]

Dependent claim 2>:[same as the independent claim 1]

Pg. 21 (Original Draft of Claims)

<Embodiment data · structure for each claim>

(1) Structure patent

1. Independent claim:

Refer to typical structure model in FIG 3. Refer to FIG 1 for AlN formation mechanism.

- · Dependent claim 1:Refer to FIG. 4.
- · Dependent claim 2: Refer to FIG. 5.
- · Dependent claim 3:Refer to FIG 6.

Serial No. 10/657,081

- Dependent claim 4: Refer to FIG. 7.
- Dependent claim 5: Refer to FIG. 8.

(2) Manufacturing method patent

- 1. Independent claim 1: Refer to FIG. 2 for a manufacturing model. FIG. 12 shows a wiring lifetime (test) result by this manufacturing method.
 - Dependent claim 1: Refer to FIG. 9 and FIG. 10.
 - 2. Independent claim 2: Refer to FIG 11 for manufacturing condition.
 - · Dependent claim 1: Same as FIG. 9 and FIG. 10.
 - 3. Independent claim 3: Same as FIG. 9 and FIG. 10.
 - Dependent claim 1: Same as the manufacturing model in FIG. 11.
 - · Dependent claim 2: Same as FIG. 2.